

FPGA伝送シミュレータ



～ ガウス形マルチキャリア送信機の
FPGA実装による実現性評価 ～

東京工業大学 鈴木・府川研究室

研究背景

将来の高速無線通信

- 広帯域な周波数帯域が必要
- すでに稠密な周波数帯域



- 周波数利用効率のよい伝送方式が必要
(例: OFDM等のマルチキャリア伝送)
- 他無線システムとの干渉を回避, 共存
(例: キャリアホール, 急峻なスペクトル減衰)

ガウス形マルチキャリア伝送方式 (GMC)

周波数利用効率がよく, 深いディップが形成可能

研究目的

- GMC送信機をFPGA実装し, 性能と回路規模を示す
- GMCのスペクトル特性と耐干渉性能を明らかにする

ガウス形マルチキャリア (GMC)

ガウスパルスによる波形整形


・ 急峻なスペクトル減衰特性

- サブキャリアホールを開けることによりスペクトルディップを形成可能
- サイドローブ減衰が急峻

・ 符号間干渉 (ISI) と キャリア間干渉 (ICI) の発生

- 干渉を除去, 減少させる必要性

サブキャリアホール数 3




スペクトルディップ

OFDM ➡ 12 dB

GMC ➡ 60 dB 以上

GMC変調器の構成



f_s : サブキャリア間隔
 T_s : シンボル間隔

送信信号

$$s(t) = \sum_{i=-\infty}^{\infty} \underbrace{g(t - iT_s)}_{\text{ガウス波形}} \sum_{n=-\frac{N}{2}}^{\frac{N}{2}-1} d_n(i) e^{j2\pi n f_s t}$$

ガウス波形



$$g(t) = \frac{1}{(2\pi\sigma^2)^{1/4}} e^{-t^2/4\sigma^2}$$

IFFT

ガウス波形乗算部
(トランケーション:M)

IFFT後にガウス波形乗算を行うことにより計算量を削減

IFFTを用いるGMC変調の原理





送信信号

IFFT 信号

$$s(t) = \sum_{i=-\frac{M-1}{2}}^{\frac{M-1}{2}} g(t - iT_s) \boxed{u_i(t)}$$

- IFFT信号にガウス波形を複数シンボルにまたがって乗算
- 各々足し合わせる
- IFFTとM個の乗算器を使用


ガウス・パルスの電力分布




ガウスパルスの電力波形

	時間方向干渉	周波数方向干渉
σ が大きい	大	小
σ が小さい	小	大


サブキャリア配置方法



正方配置



ハニカム配置




0.275で干渉小

GMC送信機のFPGA実装諸元


項目	値
ガウスパルス幅 σ	$0.275T_s$
サブキャリア配置	正方配置
帯域幅	<u>20 MHz</u> (サンプリング周波数)
FFT ポイント数	64
有効サブキャリア数	48
変調方式	BPSK, QPSK, 16QAM
通信路符号化	畳み込み符号 ($R = 1/2, K = 7$)
伝送レート	<u>30 Mbps</u> (16QAM)
パケット長	25 シンボル
プリアンブル	1 シンボル
サンプリングビット幅	16 bit
トランケーション幅	3
サブキャリアホール数	1, 3, 5

最大動作 98 MHz



最大伝送レート 147 Mbps

モジュール配置と回路規模




Xilinx社 Virtex-4 LX
(XC4VLX100)

- ✓ 約11万ロジックセル
- ✓ 96個の乗算器
- ✓ 240個のブロックRAM


14bit 125MHz

モジュール	回路規模
GMC 送信機	0.8 %
伝送路シミュレータ	1.2 %
GMC 受信機 (同期検波器まで)	2.6 %


キャリア・ホールの幅と深さの関係



サブキャリアホール数1



サブキャリアホール数3




サブキャリアホール数5


3 つのサブキャリアホールで
40 dB のディップを実現

GMC復調器の構成



- 送信波形データをPCに取り込む
- PC上でGMC復調器を計算機シミュレーション
- 平均BER特性の取得



ターボ受信における繰り返しと平均BER特性



キャリア・ホールにおける狭帯域干渉



まとめ

高い周波数利用効率を持つGMC送信機をFPGAに実装

実装

- IFFT後にガウス波形を乗算することにより、計算量を削減

性能

- 3サブキャリアホールで40 dB のスペクトルディップを実現
- 最大 147 Mbps の伝送速度でリアルタイム動作(16QAM 時)

計算機シミュレーションによる検証

- BER特性が計算機シミュレーションと精度良く一致
- 干渉が周波数軸上で隣接している場合でも高品質な伝送が可能